Die 2-nm-Chips sind zum neuen großen Ziel geworden. aus der Halbleiterindustrie. Wir sprechen nicht mehr von einem fernen Konzept, sondern von einer Technologie, die nun in die Serienproduktion geht und die den Weg für die nächsten Generationen von CPUs, GPUs und SoCs für Endverbraucher, Rechenzentren und künstliche Intelligenz ebnen wird.
Zur gleichen Zeit Der Übergang zu 2 nm erweist sich als alles andere als einfach.Steigende Kosten, Engpässe bei fortschrittlichen Gehäusetechnologien, Zweifel an der Ausbeute pro Wafer und ein harter Wettbewerb zwischen TSMC, Intel und Samsung, während sich Akteure wie Apple, NVIDIA, AMD, Qualcomm, Fujitsu oder Broadcom positionieren, um diese neue Lithographie auf ihre eigene Weise zu nutzen.
Was bedeutet ein 2-nm-Chip heutzutage wirklich?
Zunächst einmal muss klargestellt werden, dass zum jetzigen Zeitpunkt Die Angabe „2 nm“ ist eher eine Marketingbezeichnung als eine exakte physikalische Messung.Es beschreibt weder die Gate-Länge von Transistoren noch deren Abstand oder andere spezifische geometrische Parameter präzise. Jede Foundry (TSMC, Intel, Samsung usw.) definiert ihre Fertigungsprozesse nach eigenem Ermessen und kombiniert dabei verschiedene interne Kennzahlen, was einen direkten Vergleich zwischen den Prozessen erheblich erschwert.
Dennoch wird der Begriff weiterhin verwendet, weil er ein bestimmtes Merkmal kennzeichnet. extrem fortschrittliche IntegrationskategorieDies geht einher mit höheren Transistordichten, besserer Leistung und geringerem Stromverbrauch pro Operation im Vergleich zu früheren Strukturgrößen wie 5 nm, 4 nm oder 3 nm. Anders ausgedrückt: Obwohl „Nanometer“ nicht mehr wörtlich zu verstehen sind, dienen sie weiterhin dazu, die Position der einzelnen Strukturgrößen auf der technologischen Leiter zu verdeutlichen.
In der Praxis beinhaltet der Übergang von Prozessen wie 3 nm oder 4 nm zu 2 nm Folgendes: schnellere oder effizientere Chips erhalten oder ein besseres Gleichgewicht zwischen beiden erreichenDies bedeutet mehr Kerne, mehr Cache, mehr KI-Einheiten und höhere Frequenzen bei gleicher Chipgröße oder die Beibehaltung einer ähnlichen Leistung bei gleichzeitig deutlich reduziertem Energieverbrauch.
Daher ist die 2-nm-Lithografie nicht nur eine Marketingfrage: Es bildet die Grundlage für die nächste Generation von Hochleistungsprodukten.Von Desktop- und Laptop-Prozessoren bis hin zu KI-Beschleunigern und Supercomputern, einschließlich High-End-Mobil-SoCs.
Von FinFET zu GAAFET/Nanosheet: Ein Generationswechsel bei Transistoren
Einer der größten Fortschritte im Zusammenhang mit 2 nm ist nicht nur die „nominale“ Größe des Strukturknotens, sondern auch der Transistortyp. Die Branche wendet sich von traditionellen FinFETs ab., die die Grundlage von 22 nm/16 nm bildeten, um zu GAAFET (Gate-All-Around)-Architekturen überzugehen, die auch als Nanosheet oder Nanolaminat bekannt sind.
Bei FinFETs umschließt das Gate den Transistorkanal teilweise, während bei GAAFETs Das Tor umschließt den Kanal vollständig.Dies ermöglicht eine deutlich präzisere Steuerung des Stromflusses. Dadurch werden Leckströme reduziert, die Wärmeableitung verbessert und eine kontinuierliche Spannungs- und Frequenzskalierung auch bei drastisch steigender Transistordichte gewährleistet.
TSMC hat beispielsweise seinen Ansatz wie folgt benannt: N2-Nanofolie mit Nanoflex-TechnologieDiese Strategie ermöglicht es, unterschiedliche Nanoschichthöhen und Logikzellendichten auf einer sehr kleinen Fläche zu kombinieren und das Design an den jeweiligen Teil des Chips anzupassen: Einige Bereiche werden auf maximale Leistung optimiert, andere auf Energieeffizienz ausgelegt.
Samsung forscht schon seit einiger Zeit an GAAFET-Varianten, und Er hat sogar alternative Materialien wie Molybdän in Betracht gezogen. um die Elektronenmobilität zu verbessern und die mit der weiteren Miniaturisierung einhergehenden thermischen Probleme besser zu bewältigen. Intel seinerseits spricht von seinen GAA-Transistoren auf Basis von Nanoschichten in Knoten wie 20A und 18ADiese Architektur wird zudem mit Stromversorgungssystemen auf der Rückseite des Chips kombiniert.
Welche Verbesserungen versprechen 2-nm-Fertigungsprozesse?
Hersteller geben ihre Leistungsdaten üblicherweise durch einen Vergleich eines neuen Fertigungsschritts mit seinem unmittelbaren Vorgänger an. Im Fall von 2 nm, Die besprochenen Zahlen sind sehr lukrativ.Sie hängen jedoch stets vom jeweiligen Chipdesign und der Art der Arbeitslast ab:
Laut Abhijeet Chakraborty, Softwarearchitekt bei Synopsys, kann ein Kunde, der von 3 nm auf 2 nm migriert, mit folgenden Werten rechnen:
- Zwischen 10 % und 15 % mehr Leistung bei gleicher Leistung.
- Zwischen 20 % und 30 % weniger Energieverbrauch bei gleicher Leistung.
- Rund 15 % höhere Transistordichte im selben Gebiet.
TSMC gibt für seinen N2-Knoten ähnliche Zahlen wie für N3E an: Bis zu 15 % mehr Leistung oder 30 % weniger VerbrauchDank der Nanoflex-Nanosheet-Transistoren konnte die Transistordichte um den Faktor 1,15 erhöht werden. Diese Kombination aus Leistung und Effizienz ist genau das, was Giganten wie Apple und NVIDIA dazu veranlasst, sich so frühzeitig Kapazitäten für diesen Knoten zu reservieren.
Ben Sell, Vizepräsident für Technologieentwicklung bei Intel, betonte, dass bei 2-nm-äquivalenten Fertigungsknoten, wie beispielsweise 18A, Die Priorität liegt nicht nur im Erreichen höherer Frequenzen.Vielmehr geht es darum, die Leistung pro Watt zu verbessern und den Platzbedarf für eine bestimmte Rechenleistung zu reduzieren. Aus Marktsicht bedeutet dies mehr Leistung bei gleichbleibender Größe oder eine deutlich höhere Effizienz bei gleichbleibender Performance.
In jedem Fall ist der Sprung von 2-3 Nanometern „Marketing“ in der Praxis spürbar: Der Unterschied zwischen 5 nm und 3 nm war signifikant. Für Hersteller wie AMD, NVIDIA, Qualcomm oder Apple verläuft der Übergang zu 2 nm nach dem gleichen Prinzip, allerdings mit deutlich höheren Herstellungskosten und zunehmenden technischen Herausforderungen.
TSMC: Der Marktführer, der den Takt für 2 nm vorgibt
TSMC ist seit Jahren der bedeutender „Schattenhersteller“ der Hälfte des TechnologiesektorsIhre Fabriken produzieren Chips für Mobiltelefone, Grafikkarten, Desktop- und Laptop-CPUs, Prozessoren für Server, Konsolen und vieles mehr. Ihr Marktanteil im Bereich der fortschrittlichen Auftragsfertigung liegt bei rund 60 %, was ihnen eine klare und dominante Position sichert.
Das Unternehmen hat bereits begonnen Waferproduktion am N2-Knoten Basierend auf der Nanosheet-Technologie, dem bekannten „2-nm“-Knoten, stellt diese Technologie einen Generationswechsel gegenüber N3E dar, nicht nur aufgrund der Lithografie selbst, sondern auch wegen des Sprungs von FinFET- zu GAA-Transistoren mit Nanoflex-Technologie. Einer der ersten großen Kunden, der diese Technologie nutzen wird, ist AMD. Das Unternehmen hat Berichten zufolge die Fertigung seiner zukünftigen Zen-6-Architektur-CCDs auf dem N2-Knoten abgeschlossen und plant die Markteinführung um 2026.
Passend zu N2 hat TSMC ein vollständige Familie von Ableitungsprozessen:
- N2P, ausgerichtet auf höhere Energieeffizienz.
- N2X konzentriert sich auf extreme Leistung für Anwendungen mit hohem TDP.
- A16 SPR, ein noch fortschrittlicherer Knoten mit rückseitiger Stromversorgung (Super Power Rail).
Im Fall des A16 SPR deuten vorläufige Daten auf bis zu einem 8-10 % schneller als N2P Bei gleicher Spannung oder einer um 15–20 % reduzierten Leistungsaufnahme bei gleichbleibender Performance. TSMC hat zudem seine Roadmap für den A14 vorgestellt, der eine bis zu 1,8-fach höhere Leistung bei gleicher Leistungsaufnahme und eine bis zu 4,2-fach höhere Energieeffizienz in bestimmten Szenarien verspricht.
Um diese Offensive aufrechtzuerhalten, hat TSMC Folgendes zugeteilt: mindestens zwei wichtige Fabriken (Fab 20 und Fab 22) auf 2-nm-Produktion umstellenEs geht nicht nur um die Modernisierung von Maschinen: Milliarden von Dollar müssen in noch fortschrittlichere EUV-Anlagen, Messsysteme, neue Verpackungs- und Testlinien sowie die gesamte Infrastruktur investiert werden, die mit einem so komplexen Knoten verbunden ist.
Der Flaschenhals bei fortschrittlichen Verpackungen: CoWoS-L und Co.
Die andere Seite der Medaille ist, dass TSMC-Kunden nicht mehr nur „einen 2-nm-Wafer“ und nichts weiter wollen. Die Nachfrage konzentriert sich auf komplexe Chips mit fortschrittlichen Gehäusen.wie beispielsweise CoWoS-L, das in der Lage ist, mehrere Chips auf einem Interposer mit ultrahoher Dichte zu integrieren und in vielen Fällen auch gestapelten Speicher zu verwenden.
CoWoS-L ermöglicht die Platzierung mehrerer Chips (CPU, GPU, Cache-Chiplets, HBM usw.) auf einem Silizium-Interposer oder einem ähnlichen Material mit extrem dichte Verbindungen mit hoher BandbreiteDas Problem besteht darin, dass diese Art der Verpackung zusätzliche Herausforderungen mit sich bringt, wie zum Beispiel die Wärmeausdehnung: Unterschiedliche Materialien dehnen sich bei Temperaturänderungen ungleichmäßig aus, was zu Verformungen, mechanischen Spannungen, Mikrorissen oder Verbindungsfehlern führen kann.
Es wird geschätzt, dass NVIDIA hat sich Berichten zufolge rund 70 % der CoWoS-L-Produktionskapazität von TSMC reserviert.Dies hat zu einem erheblichen Mangel an diesen fortschrittlichen Komponenten für andere Kunden geführt. Produkte wie NVIDIAs KI-GPUs, AMDs EPYC-Prozessoren mit 3D-V-Cache und zukünftige Xeon-Prozessoren mit großen Cache-Blöcken sind genau auf diese Art der Integration angewiesen, um ihre Leistungswerte zu erreichen.
Dieser Engpass hat bereits sichtbare Folgen gehabt: TSMC war gezwungen, die Lieferungen im Zusammenhang mit NVIDIAs Blackwell-Architektur zu verzögern.Als Gründe werden Leistungsprobleme mit CoWoS-L und Kapazitätsbeschränkungen angeführt. Gleichzeitig bereitet das Unternehmen seinen A16-Prozess (ca. 1,6 nm) mit Super Power Rail vor, für den NVIDIA bereits als Prioritätskunde gelistet ist.
Zusammenfassend lässt sich sagen, dass die 2-nm-Lithographie zwar die aufsehenerregende Schlagzeile ist, Ein Großteil des Wertes (und der Probleme) resultiert aus der 2.5D- und 3D-Verpackung.Designs, die auf Chiplets, gestapeltem Cache und speichernahem Speicher basieren, nutzen die Vorteile dieser Knotenpunkte erst richtig aus, und genau da muss TSMC seine Kapazität auch sehr schnell ausbauen.
Intel und Samsung: die anderen Anwärter auf die Vorherrschaft im 2-nm-Markt
Während TSMC seine Führungsposition stärkt, Intel und Samsung sehen 2 nm als strategische Chance um wieder Boden gutzumachen und externe Kunden davon zu überzeugen, dass ihre Technologie wettbewerbsfähig ist, und zwar nicht nur für ihre eigenen Produkte.
Samsung durchlebt eine schwierige Zeit: Der Umsatz im Halbleiterbereich sank im Jahr 2023 um etwa 37,5 %. Laut Gartner war das Unternehmen gezwungen, seine Expansionspläne und seine Belegschaft im Vergleich zu 2022 anzupassen. Dennoch hält es an seinem Ziel fest, TSMC und andere Konkurrenten wie Intel innerhalb von fünf Jahren zu überholen, wie der ehemalige Leiter der Halbleitersparte, Kye Hyun Kyung, erklärte.
Samsungs Strategie beinhaltet um seine GAAFET-Knoten einzuführen und für die 2-nm-Massenproduktion bereit zu sein Samsung wird seine Fertigungsstrategie für mobile SoCs und leistungsstarke Rechenzentrumslösungen einführen, sobald die Marktnachfrage dies erfordert. Das Unternehmen arbeitet an fortschrittlichen Gehäusetechnologien und alternativen Materialien, um die mit der extremen Skalierung verbundenen thermischen Probleme zu minimieren. Weitere Informationen zur Fertigungsstrategie von Samsung finden Sie unter [Link zur Samsung-Website/Ressource]. ihr Plan zur Herstellung der Exynos-Kerne.
Im Fall von Intel ist der Ansatz etwas anders. Pat Gelsinger, der ehemalige CEO, versprach, die Führungsrolle bei den Fertigungsprozessen zurückzugewinnen mit einer aggressiven Roadmap, die Prozessoren wie Intel 4, Intel 3, 20A und 18A in rascher Folge vorsieht. Dave Zinsser, Finanzvorstand des Unternehmens, gab bekannt, dass Intel hat beschlossen, auf die Vermarktung von 20A zu verzichten. Um etwa 500 Millionen Dollar einzusparen, sollen einige dieser Ressourcen auf Abschnitt 18A umverteilt werden.
Ben Sell hat bestätigt, dass 18A hat den notwendigen Reifegrad erreicht, um im Jahr 2025 in die großtechnische Produktion zu gehen.Marketingtechnisch gesehen liegt dieser Knoten im 2-nm-Bereich (ungefähr 1,8 nm) und kombiniert Nanoleaf-GAA-Transistoren mit rückseitigen Stromversorgungssystemen, was sehr gut mit dem übereinstimmt, was TSMC mit dem A16 SPR vorschlägt.
Für Intel besteht die große Herausforderung nicht nur darin, eigene CPUs auf Basis des 18A-Chips, wie Panther Lake oder zukünftige Familien, auf den Markt zu bringen, sondern um das Vertrauen von Drittunternehmen in seiner Gießereiabteilung zu gewinnen und ihre hochwertigen Designs dort fertigen zu lassen. Entscheidend wird sein, im Vergleich zu TSMC eine wettbewerbsfähige Wafer-Ausbeute, Produktionsstabilität und zuverlässige Lieferzeiten nachzuweisen.
Fujitsu, Broadcom und der 2-nm-Meilenstein im Supercomputing
Während die Konsumgütergiganten ihre Netzwerke optimieren, Fujitsu und Broadcom haben im Bereich HPC und fortgeschrittener KI ein Ausrufezeichen gesetzt.In Zusammenarbeit mit TSMC haben sie mit der Fertigung eines 2-nm-SoC mit der Bezeichnung FUJITSU-MONAKA begonnen, der für den nächsten großen japanischen Supercomputer FugakuNEXT unter der Leitung von RIKEN bestimmt ist.
Dieser Chip wurde speziell für massive Supercomputing- und KI-Workloads entwickelt. Es verfügt über 144 Kerne und ein 3,5D (XDSiP)-Gehäuse.Dies impliziert einen noch höheren Integrationsgrad als bei der typischen 2.5D-Architektur. Ziel ist es, enorme Rechenleistung mit niedrigem Energieverbrauch zu kombinieren – eine absolute Priorität bei Maschinen dieser Klasse.
Um ein solches Monster zu ernähren, integriert FUJITSU-MONAKA ein Speichersubsystem mit zwölf DDR5-KanälenZusätzlich zur Unterstützung von PCIe 6.0 und CXL 3.0 ist es dank dieser Kombination ein idealer Kandidat für gigantische KI-Workloads und extrem anspruchsvolle wissenschaftliche Simulationen, bei denen Latenz und Speicherbandbreite ebenso wichtig sind wie die reine Rechenleistung.
Obwohl es nicht der erste jemals angekündigte 2-nm-Chip ist, Es zeichnet sich dadurch aus, dass es eines der ersten Unternehmen in diesem Bereich war, das tatsächlich in die Fertigung eingestiegen ist und mit einem konkreten Kunden zusammengearbeitet hat.Statt bei PowerPoint-Präsentationen und Pressemitteilungen zu bleiben, wird der Einsatz in Rechenzentren und Supercomputern bis 2027 erwartet, wodurch Fujitsus Position im HPC-Segment gegenüber Konkurrenten wie AMD (Instinct), NVIDIA (Grace, Grace Hopper) und Intel (Xeon, Gaudi) gestärkt wird.
Dieser Schritt beweist, dass 2 nm nicht nur eine Angelegenheit für High-End-Mobiltelefone oder PCs ist: Supercomputing und Spitzen-KI gehören zu den ersten Anwendungsgebieten, in denen Chips dieser Technologiegeneration ihre volle Leistungsfähigkeit entfalten werden.Denn dort zahlt man am meisten für jedes eingesparte Watt und jeden zusätzlichen Prozentpunkt Leistung.
Auswirkungen der 2-nm-Fertigung auf PCs, Mobilgeräte und Heimhardware
Betrachtet man den Durchschnittsnutzer, so laufen die meisten Desktop- und Laptop-CPUs für den Heimgebrauch heute noch auf Knoten wie 5 nm und 7 nm im Fall von AMD Ryzenund vergleichbare oder etwas ältere Fertigungsprozesse in einigen Intel-Produktlinien. Bei Mobilgeräten liegt der High-End-Bereich bereits bei 3 und 4 nm, beispielsweise bei Apple-Chips oder bestimmten SoCs von Qualcomm und MediaTek.
Mit diesem Kontext Wir werden in absehbarer Zeit keine „vollständigen“ Desktop-CPUs sehen, die vollständig im 2-nm-Verfahren hergestellt werden.Die Kosten pro Wafer schnellen beim Übergang von 5 nm auf 3 nm und dann auf 2 nm um etwa 50 % oder mehr in die Höhe, und die Rentabilität ist nur in Segmenten gerechtfertigt, in denen die Marge pro Chip sehr hoch ist, wie z. B. bei KI-GPUs, Serverprozessoren oder Ultra-Premium-SoCs.
Im häuslichen Umfeld ist der unmittelbare Trend folgender: sich für heterogene Designs mit mehreren Fertigungsknoten im selben Produkt entscheidenIntel nutzt bereits verschiedene Lithografieverfahren in einem einzigen Gehäuse, um Hochleistungskerne, Effizienzkerne, integrierte Grafik und I/O-Controller kosteneffizient zu kombinieren. AMD verfolgt einen ähnlichen Ansatz: eine fortschrittliche Lithografie für die Kernchiplets (CCDs) und eine ausgereiftere für den I/O-Die.
Das bedeutet, dass wir mittelfristig höchstwahrscheinlich Folgendes sehen werden: Hybridprodukte, bei denen einige Teile des Chips (wie der Hauptrechenblock, die NPU oder bestimmte Cache-Chiplets) tatsächlich in 2 nm gefertigt werden.Andere Hersteller werden weiterhin auf kostengünstigere Fertigungstechnologien wie 3 nm, 4 nm oder sogar 6 nm setzen. Ziel ist es, ein ausgewogenes Verhältnis zwischen Kosten, Leistung und Stromverbrauch zu erzielen, ohne den Endpreis für den Verbraucher wesentlich zu erhöhen.
Die Ausweitung der KI auf alle Segmente hat den Druck erhöht: jetzt Nahezu jeder moderne SoC oder CPU benötigt eine integrierte NPU oder einen Beschleuniger. Um KI-Modelle effizient auszuführen, erhöht sich die Designkomplexität und es wird eine spezialisiertere Logik auf dem Chip benötigt. Dafür ist die 2-nm-Technologie zwar sehr attraktiv, aber auch sehr teuer.
Kosten, Ausbeute pro Wafer und warum noch nicht alle umsteigen werden.
Fortschrittliche Lithografie war schon immer teuer, aber mit 3 nm und 2 nm Die Kosten sind in die Höhe geschnellt und lassen einen zweimal überlegen.Man sagt, dass ein einzelner 2-nm-Wafer je nach Gewinnspanne von TSMC und vor allem der erzielten Ausbeute zwischen 25.000 und 30.000 US-Dollar kosten könnte.
Zu Beginn der Lebensdauer eines Knotens, Die Ausbeute pro Wafer ist in der Regel deutlich verbesserungsfähig.Es gibt mehr defekte Chips, mehr unbrauchbare Wafer und mehr erforderliche Prozessanpassungen. Große Hersteller streben eine Ausbeute von mindestens 70 % bei ihren 2-nm-Fertigungsprozessen an, um diese wirklich rentabel und für Kunden attraktiv zu machen. Bis diese Schwelle erreicht ist, sind Preise und Kapazitätsengpässe sehr hoch.
Dies erklärt, warum viele Designs weiterhin auf Strukturgrößen wie 3 nm, 4 nm oder 5 nm setzen, bei denen Das Verhältnis zwischen Leistung, Verbrauch und Kosten ist bereits hervorragend.Die Rechtfertigung des Sprungs auf 2 nm für ein Produkt mit mittlerem oder niedrigem Produktionsvolumen, wie beispielsweise einen Mittelklasse-Prozessor oder ein SoC für Geräte ohne Premium-Anforderungen, gestaltet sich schwierig, wenn sich die Kosten des Wafers nahezu verdoppeln.
Zusätzlich zu all dem erlebte die Branche bei einer Reduzierung der Nanometerzahl von 14 nm auf 5 nm einen Wandel. eine Phase sehr schnellen und relativ „sauberen“ FortschrittsDies gilt insbesondere für TSMC, das den Übergang zu 7-nm- und 5-nm-Prozessen erfolgreich vollzogen hat. Das rasante Tempo des Wandels, gepaart mit dem Boom von KI-Rechenzentren und dem explosionsartigen Wachstum der Unterhaltungselektronik, hat die Produktionskapazitäten und die notwendigen Investitionen in neue Fabriken an ihre Grenzen gebracht.
Im Gegensatz dazu verlief Intels Übergang von der 10-nm- zur äquivalenten 7-nm-Fertigung deutlich holpriger, Verzögerungen und Leistungsprobleme kosteten das Unternehmen Marktanteile. Dieser Kontrast hat deutlich gemacht, dass Jeder neue fortgeschrittene Knoten ist schwieriger und teurer als der vorherige.Und dass es nicht ausreicht, Transistoren zu verkleinern: Architekturen, Gehäuse und Stromversorgungssysteme müssen fast von Grund auf neu entwickelt werden.
Was kann der Endnutzer von 2-nm-Chips erwarten?
Betrachtet man es aus der Perspektive des täglichen Gebrauchs, 2-nm-Chips werden keinen „magischen“ Sprung wie den vor über einem Jahrzehnt darstellen.Als eine neue Generation den Konsum halbierte, war die Ära der großen Miniaturisierungswunder vorbei; jetzt sprechen wir eher von schrittweisen, aber sorgfältig ausgearbeiteten Verbesserungen.
In den kommenden Jahren werden die Auswirkungen von 2 nm zuerst spürbar sein bei gehobene und professionelle SegmenteServer, Workstations, KI-Beschleuniger, Allzweck-GPUs und später Smartphones und Premium-Laptops. Hier führt jede noch so kleine Verbesserung der Leistung pro Watt zu millionenschweren Verträgen und einem echten Wettbewerbsvorteil.
Für den Nutzer bedeutet das: Teams, die in der Lage sind, größere KI-Modelle lokal auszuführenKomplexere Spiele mit besseren Bildwiederholraten und geringerem Stromverbrauch, kürzere Render- und Kompilierungszeiten sowie mobile Geräte, die über längere Zeiträume eine hohe Leistung erbringen, ohne zu überhitzen.
Mittelfristig wird das Interessanteste Folgendes sein: Kombination dieser Knoten mit 3D-Packaging und Chiplet-basierten DesignsMehr gestapelte Chips, Speicher viel näher an den Recheneinheiten, interne Verbindungen mit sehr hoher Bandbreite und zunehmende Spezialisierung jedes Chiplets entsprechend seiner Funktion (CPU, GPU, NPU, Cache, I/O…).
All diese Techniken tragen dazu bei, dass die Botschaft, die den Verbraucher erreicht („neuer Chip, schneller und effizienter“), ankommt. Das mag immer noch zutreffen, aber dahinter verbirgt sich eine zunehmend komplexe Technik.Die 2 nm sind nur ein Teil eines viel größeren Puzzles, bei dem jedes Detail zählt, um jedes Watt der verfügbaren Energie optimal zu nutzen.
Die Massenproduktion steht unmittelbar bevor und die ersten realen Projekte sind bereits angelaufen. 2-nm-Chips werden das Herzstück der nächsten Generation von CPUs und Beschleunigern bilden.Wir werden keinen plötzlichen Wandel von einem Jahr zum nächsten erleben, sondern vielmehr eine stetige Entwicklung, bei der TSMC, Intel und Samsung um die technologische Führung konkurrieren, während Kunden wie Apple, NVIDIA, AMD, Fujitsu und Broadcom aus jeder neuen Iteration das letzte Quäntchen Leistung herausholen; letztendlich wird sich all dies für den Benutzer in Geräten niederschlagen, die eine bessere Leistung erbringen, weniger Strom verbrauchen und die Tür zu Computererlebnissen öffnen, die noch vor Kurzem wie Science-Fiction schienen.
